Perancangan dan implementasi layout CMOS VLSI untuk ALU 8-bit, rangkaian terpadu untuk SRAM 4X4 yang dibangun dari 6T-SRAM, Implementasi sel memori 6T pada RAM STATIC 64, dan multiplier 8 bit X 8 bit
Fakultas Teknik Universitas Indonesia, 2004
UI - Laporan Penelitian
Harry Sudibyo S.
Kanal Penjaluran untuk Powerbus dengan 2 Dual-Port Sel Register pada Rangkaian VLSI
Fakultas Teknik Universitas Indonesia, 1997
UI - Laporan Penelitian
Satyo
DCompactor untuk rancangan rangkaian terpadu dari editor Depok
Universitas Indonesia, 1993
UI - Skripsi Membership
Sutanto
Rangkaian elektronika analog dan terpadu
UI-Press, 2006
Buku Teks
Sutanto
Rangkaian elektronika analog dan terpadu
UI-Press, 1997
Buku Teks